【資料圖】

3D集成電路是提高電子產(chǎn)品效率以滿足消費(fèi)者大量需求的關(guān)鍵部分。它們?cè)诓粩喟l(fā)展，但將理論發(fā)現(xiàn)轉(zhuǎn)化為實(shí)際設(shè)備并不容易。現(xiàn)在，研究團(tuán)隊(duì)的一項(xiàng)新設(shè)計(jì)可以將這些理論變?yōu)楝F(xiàn)實(shí)。

在最近為VLSI研討會(huì)2023發(fā)表的一項(xiàng)研究中，東京大學(xué)工業(yè)科學(xué)研究所的研究人員報(bào)告了納米片氧化物半導(dǎo)體的沉積工藝。由該工藝產(chǎn)生的氧化物半導(dǎo)體在晶體管中具有高載流子遷移率和可靠性。

3D集成電路由多層組成，每一層都在整體功能中發(fā)揮作用。氧化物半導(dǎo)體作為各種電路元件的材料受到廣泛關(guān)注，因?yàn)樗鼈兛梢栽诘蜏叵录庸?，同時(shí)仍然具有高載流子遷移率和低電荷泄漏，并且能夠承受高電壓。

在電極可能在集成過(guò)程中暴露于氧氣并被氧化的過(guò)程中，使用氧化物而不是金屬也有優(yōu)勢(shì)。

然而，開(kāi)發(fā)在器件制造中可靠地沉積非常薄的氧化物半導(dǎo)體材料層所需的工藝具有挑戰(zhàn)性，并且迄今為止尚未完全確定。最近，研究人員報(bào)告了一種原子層沉積(ALD)技術(shù)，該技術(shù)可產(chǎn)生適合大規(guī)模集成的層。

“使用我們的工藝，我們對(duì)場(chǎng)效應(yīng)晶體管(FET)進(jìn)行了系統(tǒng)研究，以確定它們的局限性并優(yōu)化它們的特性，”該研究的主要作者KaitoHikake解釋說(shuō)。FET控制半導(dǎo)體中的電流?！拔覀冋{(diào)整了組件的比例并調(diào)整了制備條件，我們的發(fā)現(xiàn)促成了多柵極納米片F(xiàn)ET的開(kāi)發(fā)，以實(shí)現(xiàn)常關(guān)操作和高可靠性?！?/p>

研究結(jié)果表明，由ALD選擇的氧化物半導(dǎo)體制成的FET具有最佳性能。多柵極納米片F(xiàn)ET被認(rèn)為是第一個(gè)將高載流子遷移率和可靠性特性與常關(guān)操作相結(jié)合的產(chǎn)品。

“在電子等快速發(fā)展的領(lǐng)域，將概念驗(yàn)證結(jié)果轉(zhuǎn)化為工業(yè)相關(guān)流程非常重要，”資深作者M(jìn)asaharuKobayashi說(shuō)?！拔覀兿嘈?，我們的研究提供了一種可靠的技術(shù)，可用于生產(chǎn)滿足市場(chǎng)對(duì)可制造的高性能3D集成電路的需求的設(shè)備?！?/p>

這項(xiàng)研究的發(fā)現(xiàn)可以為半導(dǎo)體電子設(shè)備制造中的一大障礙提供解決方案。希望這將為實(shí)際產(chǎn)品帶來(lái)更多具有高功能的電子設(shè)計(jì)。

關(guān)鍵詞：